MUSIC算法浮点加速器的IP设计
2025.11.25点击：
摘要：阐述一种可配置参数的ASIC-IP设计，用于硬件加速MUSIC算法的计算过程。探讨将MUSIC算法的计算过程分解为不同的计算指令，采用命令式的整体结构，实现矩阵乘法命令的方法。该设计采用单精度浮点的硬件结构，通过FIFO接口接收运算命令，并接受外部软件的配置，数据在RAM中进行暂存，同时，通过DMA与AXI总线实现数据交换。
关键词： MUSIC算法;QR分解;DOA估计;ASIC;
DOI： 10.19339/j.issn.1674-2583.2025.09.013
专辑： 信息科技
专题： 无线电电子学
分类号： TN402
- 上一篇：CAN总线性能的影响因素分析 2025/11/25
- 下一篇：整流滤波电路的设计与优化分析 2025/11/25